Lenguajes
de descripción de hardware (HDLs)
·
Estos
lenguajes fueron desarrollados para hacer frente a la creciente complejidad de
los diseños.
·
Se
puede hacer una analogía con los que se pueden llamar lenguajes de descripción
de software:
Los HDLs son usados para modelar la
arquitectura y comportamiento de sistemas electrónicos discretos.
• Se utilizan en la fase de diseño
• Necesidad de Simulador lógico
– Herramienta necesaria para
reproducir el comportamiento del sistema modelado
– Permite la verificación del sistema
diseñado.
• Actualmente existen herramientas
software que permiten pasar de dichas descripciones a diseños a nivel de puertas:
SÍNTESIS
Síntesis lógica
Síntesis lógica: convierte una
descripción de un sistema digital mediante un HDL en una implementación
tecnologíca.
Descripcion HDL
Puertas
library ieee;
entity puertas is
port ( A, B, C : in std_logic;
Y: out std_logic
);
end puertas;
ARCHITECTURE a of puertas is
begin
Y <= (A and B)
or C;
end a;
-El hecho de realizar una síntesis
lógica obliga a ciertas restricciones en la tarea de realizar las descripciones
con HDLs.
-No se pueden utilizar todas las
construcciones de los lenguajes, y las que están permitidas hay que utilizarlas
adecuadamente.
-Cada uno de los sintetizadores que
existen actualmente en el mercado tienen unas restricciones distintas, si bien,
son muy parecidas en cada uno de ellos.
Ventajas del uso de
HLDs
• El lenguaje es independiente de
la tecnología:
– El mismo modelo puede ser
sintetizado en librerías de distintos vendedores.
– Reducción de la dependencia con el
fabricante de ASICs, ya que la portabilidad a otra tecnología es mucho más
rápida.
– Reutilizar el diseño en componentes
tan distinto como ASICs o FPGAs con un esfuerzo mínimo.
•Soportan tres estilos de descripción
básicos:
– DESCRIPCIÓN COMPORTAMENTAL (behavioral)
– DESCRIPCIÓN DE FLUJO DE DATOS (data-flow)
– DESCRIPCIÓN ESTRUCTURAL (estructural)
Un diseño puede ser descrito con una
combinación de los tres estilos.
•Se puede verificar la funcionalidad
del diseño muy pronto en el proceso de diseño.
La
simulación del diseño a tan alto nivel, antes de la implementación a nivel de
puertas, permite testar la arquitectura y rectificar decisiones en las primeras
fases de diseño, con un esfuerzo mucho menor que si se realizase en fases
posteriores.
•Sencillez
– Como
la descripción se centra más en la funcionalidad que en la implementación,
resulta más sencillo para una persona comprender qué función realiza el diseño
a partir de una descripción HDL que a partir de un esquemático de interconexión
de puertas
begin
Y <= (A and B) or C;
end a;
•Ahorro de tiempo
– Facilita las correcciones en el
diseño debidas a fallos de diseño o cambio de especificaciones.
– La existencia de herramientas
comerciales automáticas (sintetizadores RTL) que permiten crear descripciones
gate-level a partir de los modelos a nivel RTL
– Si bien, el diseño final no suela
estar tan optimizado como si lo hubiera realizado un humano, la mayoría de las
veces es necesario sacrificar un mínimo en las prestaciones, para poder llevar
a cabo el proyecto.
Para ello se necesita la
disponibilidad de dichas herramientas, las librerías de síntesis del fabricante
y sus archivos de tecnología.
• Los "Test Bench" pueden
ser escritos en el mismo lenguaje que con el que han sido modelados los diseños
(HDL).
– Esto permite un mejor manejo del
modelo, ya que se puede asociar el modelo a sus estímulos de simulación.
Inconvenientes del
uso de HDLs
• Supone un esfuerzo de aprendizaje,
ya que prácticamente se puede considerar como nueva metodología.
• Necesaria la adquisición de nuevas
herramientas:
– Simuladores
– Sintetizadores de HDL, teniendo que
mantener el resto de las herramientas para otras fases del diseño.
• El uso de estos lenguajes hace que
involuntariamente se pierda un poco de control sobre el aspecto físico del diseño,
dándole una mayor importancia a la funcionalidad de dicho diseño.
Circuitos Eléctricos 6SC5
TRABAJO ‘HDL’
García Hernández José Alberto 10210581
Pérez Ramírez Eduardo 10210582
Martínez Olague Irving Iván
10210587
M.C. Jorge Carlos Ríos
Tijuana Baja California a 04 de
JUNIO de 2012
